Cadence Virtuoso
Custom Design Platform
个人消费电子和无线产品已经成为当今世界电子市场的主导力量。这些设备对于新功能和特性的要求,促进了RF、模拟和混合信号应用设备的前所未有的发展。为创造满足该需求的新产品,采用Custom Design 的技术,将可使IC设计工程师更能掌握精确的模拟数值,如电压、电流、电荷,以及电阻与电容等参数值的优化。
为简化设计 Custom IC的流程,并将其整合到终端产品中,半导体和系统公司需要精密的软件和设计流程方法,以达成迅速上市和迅速量产的目标。Cadence® Virtuoso® Custom Design Platform提供了极其迅速而保证芯片精确的方式,进行定制模拟、RF和混合信号IC的设计。Cadence6.141启动运行界面(Assura4.10+Calibre2009):


VIRTUOSO ANALOG DESIGN ENVIRONMENT L
Analog Design Environment L的交互式环境可让我们设定、执行Multi-Mode Sim和分析其结果,利用其各种显示及分析功能让您对模拟、射频及混和讯号的掌握更加便利,期望让您能更快速找到设计中的关键点,并能求得优化的结果。另外,其多样的环境除了搭配之外,再配合其他仿真程序时,不需要重新设定所有参数。内建波形显示及讯号分析,波形显示内建了可扩展的波形计算器,提供了完整的post-sim分析环境,其波形显示窗口可显示各种模拟和混和讯号数据,如noise、corner、statistical、射频波形,另外还可调整显示的效果,如水平/垂直轴、波形颜色、标注等,建立出最好的图面及报表。波形标签及计算器可精确量测出在瞬时transient、AC、射频等不同模式下的值,并可依输入/出电压值或电流值再搭配代数运算以求出其他的量测结果。
Virtuoso Analog Design Environment L所提供的模拟环境可比对pre-及post-extracted的不同条件,使得我们可以跨越线路设计和实体布局的障碍,实现由前端到后段完整的IC设计流程。
VIRTUOSO LAYOUT SUITE L
全阶层式、多窗式的设计环境 ,Virtuoso Layout Suite L可在一个编辑环境中同时开启多个cells或blocks甚或是阶层均可在同一窗口打开,帮助设计者在复杂的设计中确认其数据的完整性,其整合的World Viewer全窗口可以很直觉地查看整个设计中相应区块的位置,并可执行选取、显示范围调整、重绘等常用指令,以提升布线效率。
多样的参数式Cells 加速设计时效减少设计错误,Parameterized cells (Pcells) 提供设计自动化的效能以减少繁琐及重复的布图工作,Pcells可在不更动最原始cell的情况下更改每个cell 的尺寸、SHAPE及所含对象,依参数设定所建立、编辑和管理的shapes和devices可更加简化,以加速布图效率并减少设计错误。
QuickCell选单自动建立Device,QuickCell (QCells) 参数选单功能可快速建立及编辑Pcells devices,可在无Pcells SKILL的环境下实现建立及编辑devices的环境, 由于QCells是 “C” 为基础的环境,所以可程序的Pcells SKILL也可套用及兼容于QCells 的环境下。
设计规范管控以增加效率,Virtuoso Layout Suite提供 “设计规范管控”的功能,可以实时监控违反规范的错误,以增加布图效率减少错误点及侦错的时间,也支持90奈米(或更小)的各种复杂制程规范的technology file。
自动简化及优化的布线效果,Virtuoso Layout Suite能够自动简化及优化block来达到以”设计规范管控”的功能和流程,“动态量测”省掉许多手动量测的麻烦,”对齐功能”也能加快对齐图型、接点和对象的效率,”讯号标示”让您在多阶的设计中达成对讯号查询,检查接续性及高亮的目的。Cadence6141搭配mmsim7.01、ADE运行界面更新:

