首页
软件
解决方案
支持与服务
设计服务
关于TOMEDA
 
   技术资讯
   TOM 新闻
 
 TOMEDA新闻
 Cadence IC6171搭配Calibre2017、Assura4.12、MMsim15.1

Cadence Virtuoso Custom Design Platform

个人消费电子和无线产品已经成为当今世界电子市场的主导力量。这些设备对于新功能和特性的要求,促进了RF、模拟和混合信号应用设备的前所未有的发展。为创造满足该需求的新产品,采用Custom Design 的技术,将可使IC设计工程师更能掌握精确的模拟数值,如电压、电流、电荷,以及电阻与电容等参数值的优化。 为简化设计 Custom IC的流程,并将其整合到终端产品中,半导体和系统公司需要精密的软件和设计流程方法,以达成迅速上市和迅速量产的目标。Cadence® Virtuoso® Custom Design Platform提供了极其迅速而保证芯片精确的方式,进行定制模拟、RF和混合信号IC的设计。Cadence6.141启动运行界面(Assura4.10+Calibre2009):

cadence6.141 picture

cadence5141_base pic
VIRTUOSO ANALOG DESIGN ENVIRONMENT L
Analog Design Environment L的交互式环境可让我们设定、执行Multi-Mode Sim和分析其结果,利用其各种显示及分析功能让您对模拟、射频及混和讯号的掌握更加便利,期望让您能更快速找到设计中的关键点,并能求得优化的结果。另外,其多样的环境除了搭配之外,再配合其他仿真程序时,不需要重新设定所有参数。内建波形显示及讯号分析,波形显示内建了可扩展的波形计算器,提供了完整的post-sim分析环境,其波形显示窗口可显示各种模拟和混和讯号数据,如noise、corner、statistical、射频波形,另外还可调整显示的效果,如水平/垂直轴、波形颜色、标注等,建立出最好的图面及报表。波形标签及计算器可精确量测出在瞬时transient、AC、射频等不同模式下的值,并可依输入/出电压值或电流值再搭配代数运算以求出其他的量测结果。
Virtuoso Analog Design Environment L所提供的模拟环境可比对pre-及post-extracted的不同条件,使得我们可以跨越线路设计和实体布局的障碍,实现由前端到后段完整的IC设计流程。

VIRTUOSO LAYOUT SUITE L
全阶层式、多窗式的设计环境 ,Virtuoso Layout Suite L可在一个编辑环境中同时开启多个cells或blocks甚或是阶层均可在同一窗口打开,帮助设计者在复杂的设计中确认其数据的完整性,其整合的World Viewer全窗口可以很直觉地查看整个设计中相应区块的位置,并可执行选取、显示范围调整、重绘等常用指令,以提升布线效率。
多样的参数式Cells 加速设计时效减少设计错误,Parameterized cells (Pcells) 提供设计自动化的效能以减少繁琐及重复的布图工作,Pcells可在不更动最原始cell的情况下更改每个cell 的尺寸、SHAPE及所含对象,依参数设定所建立、编辑和管理的shapes和devices可更加简化,以加速布图效率并减少设计错误。
QuickCell选单自动建立Device,QuickCell (QCells) 参数选单功能可快速建立及编辑Pcells devices,可在无Pcells SKILL的环境下实现建立及编辑devices的环境, 由于QCells是 “C” 为基础的环境,所以可程序的Pcells SKILL也可套用及兼容于QCells 的环境下。
设计规范管控以增加效率,Virtuoso Layout Suite提供 “设计规范管控”的功能,可以实时监控违反规范的错误,以增加布图效率减少错误点及侦错的时间,也支持90奈米(或更小)的各种复杂制程规范的technology file。
自动简化及优化的布线效果,Virtuoso Layout Suite能够自动简化及优化block来达到以”设计规范管控”的功能和流程,“动态量测”省掉许多手动量测的麻烦,”对齐功能”也能加快对齐图型、接点和对象的效率,”讯号标示”让您在多阶的设计中达成对讯号查询,检查接续性及高亮的目的。Cadence6141搭配mmsim7.01、ADE运行界面更新:
   

cadence6141ADE pic

Calibre 2009 pic

Custom Virtuoso XL
Cadence® Virtuoso® Custom Design Platform XL系列是客制IC的进阶平台,提供您在设计更高阶产品的更好环境,包括的产品有Virtuoso Schematic Editor XL、Virtuoso Analog Design Environment XL、Virtuoso Layout Suite XL。

Virtuoso Schematic Editor XL
提供进阶功能能使得其效能达原Virtuoso platform L的五倍之多,使用者可利用其design constraints设计规范来串连整个设计,这些规范可让使用者从线路图端即宣告布图的重点和注意事项,如匹配性及对称性等等。
作为Virtuoso 的前端平台,Virtuoso Schematic Editor XL提供了客制IC设计输入端的各种扩展功能,从业界标准语言(如VerilogR 、VHDL和C)所做的架构定义architectural definition到transistor level的最终结构定义,都能帮助工程师执行设计中的每个阶段,利用 XL 阶所介绍的 “design constraints”概念,让我们可以将设计的”意念”储存在设计之中,若下一次设计有使用,可直接套用,减少其间的落差。
Virtuoso Analog Design Environment XL
Virtuoso平台上最先进的设计和模拟环境,经由跨设计的对象指定及选取效果,可帮您建立一个快速且精确的设计验证环境。
Virtuoso Analog Design Environment XL可以在一个易用的工具中同时管理及验证多个design,并且在设计和验证的流程中,所有线路可以对应到相应对象成功/失败的状态。另外,所有的sweeps、corners、Monte Carlo及量测都能被管理及储存在一个位置中,以求快速准确的设计验证。
Virtuoso Layout Suite XL
Virtuoso 平台上最先进的客户定制布局环境,提供了constraint-driven 规范-管控及线路图-管控的两种实体布局环境,让您在设计数字、混和讯号及模拟产品时的device、cell和block阶都能有最好的规范可依循。
作为Virtuoso 的高阶布图平台,Virtuoso Layout Suite XL除了L 阶的基本polygon布图编辑功能之外,更针对device、cell 及block来提供客户定制数字、混和讯号和模拟设计等支持,也使得规范管控及设计管控的功能能够与其他自动化的进阶功能相结合,以加速客制零件编写的速度,别忘了还有parameterized cell (Pcell) 和 SKILL 可让您在device的建立和编辑时更能得心应手。
Virtuoso Schematic Editor XL
提供了许多快速且易用的设计输入功能,除了 L 阶的功能外,又增加了搜寻、属性编辑查看和设计阶层环境等其他功能,使得其工作效率可达L 阶的五倍快,XL 阶的架构也可在网页浏览器中设定选项工作区域或是建立新的指令来镜射一般对象,有些进阶的用户甚至会用自建的快捷键及对象化的弹出式窗口,对光标下的对象完成特定指令或选择等动作。
通常规格需要多项测试,并经由结合测试规范与具体测量来加以确认,所以为了要加速设计的验证,Virtuoso Analog Design Environment XL将设计管理及规格输入结合在同一个环境中,让您可轻易地建立多种情况下的不同测试条件以验证您的设计。当您建立之后,还能够交叉应用于不同的设计群组中以建立对某特定设计的标准检验架构,而在project内,可选取所有的测试sweeps、corners、scripts和相关文件作验证比对之用。
透过 test assistant可查看单一项目的所有测试结果,如所有的波形、量测值和模拟档的状态都可以呈现出来,此外,还可以执行单一或多个测试,并能使用并行处理的选项让整个仿真管理上更加有效率,除了标准SPICE及射频模拟分析之外,Virtuoso Analog Design Environment XL 能支持在单一或多个测试中的sweeps、corners及Monte Carlo分析,并能将所有测试分析结果自动储存作规格确认之用,Virtuoso 的Multi-Mode Simulation如同大多数其他工具的模拟技术一样,可完全整合至标准操作环境中。
Virtuoso Layout Suite XL设立了工业标准,改变传统的客制设计流程,设计者可经由Virtuoso Schematic Editor XL所定的联机关系,或是由外部,如CDL或SPICE所加载的联机档来执行实时的LVS,用以检验其布图,也因此实现了” correct-by-construction”的布图环境,提高生产力并减少验证的时程。另外,也使得繁琐的DEVICE建立、摆放和布图可以自动化,线路图也可以跟实际布图之间的instances 和 devices互相查询、highlight,并可快速找到未接的讯号等其他功能。
Virtuoso Layout Suite XL提供规范定义及管理环境,另外,设计规则的定义还可自动且实时地标示违反设计规则点,让我们可以同时达到依规范管控布图及提高生产力,并减少布图错误点和验证的时间,不论是传统模拟的 .25u到最先进的45奈米制程的条件,所有Device建立、摆放、或自动/手动布线,都会遵照规范内的technology file的规则定义。上述的功能都整合在Virtuoso 客制设计平台上,可以利用单一环境整合平台上的所有功能来建立分析及实现不同面向,如ASICs、可程序IC、MCM、数字IC、模拟IC及混和讯号IC的设计需求,VIRTUOSO平台支持业界标准的OpenAccess (OA)数据库及Cadence SKILL 可程序语言,让您可以自定义工作环境建立最佳的自有环境及流程。

©2009,Copyright By TOMEDA IC Design & Services. EDA软件及IC设计服务 沪ICP备09034103号