首页
软件
解决方案
支持与服务
设计服务
关于TOMEDA
 
   IC设计平台定制
    模拟数字IC设计
    IC逆向设计
    工艺器件模拟(TCAD)
 
 IC逆向设计工程
   IC 逆向设计简介及设计流程定制

layout

     逆向设计传统上被称为“自底向上”的设计方法,也称为反向设计。“反向设计”的提法似乎让人很容易与侵犯别人知识产权产生联系,实际上逆向设计与正向设计一样,只是IC设计的一种技术手段,通过逆向设计获取别人先进的设计思想用于自己的芯片设计中,并不能说侵犯知识产权。特别是对于初学IC设计的人员,通过学习和研究比较成熟的电路版图,可以迅速增加相关电路设计经验,更快熟悉整个IC设计流程和完善IC设计知识体系。
      目前中国的IC设计业还处在学习模仿国外的阶段,早在几年前中国的IC设计企业往往是完全复制国外的芯片。最近几年,随着人们对知识产权意识的提高,都能够采取正确的方式来对待逆向设计,即利用逆向设计来设计自己的芯片。逆向设计流程与正向设计正好相反,从流程上来讲,首先要去掉芯片的封装,然后对芯片进行层层剥离,对剥离出来的芯片进行拍照和分析。随着芯片复杂度的提高,简单的拍照已经不能对芯片进行有效的分析,芯愿景公司推出了Chiplogic软件,其它逆向设计公司也推出了自己的逆向软件,利用软件方来实现对芯片的分析,大大提高了分析的效率。
      逆向设计非常适合模拟芯片设计,如ADC、DAC、锁相环等模拟电路,因为模拟电路的设计往往靠经验。此外,对于10万门以下的数字电路也适合,对于混合信号电路来讲,可以适合模拟部分的反向设计服务。在时间方面,普通的逆向设计往往需要3-5个月,而小于10万门的数字电路逆向设计一般需要2-3个月。
      逆向设计最重要的是要与正向设计进行无缝的衔接,因此,在设计过程中,除了大部分采用逆向提取软件外,还要采用EDA厂商的软件进行布局、验证(例如Cadence)。目前在国内,除了芯愿景公司,上海的圣景公司、台湾宜硕也提供逆向设计服务;国际上著名的逆向设计企业主要有Chipworks和Semiconducto Insights(SI)公司。逆向设计公司都能提供完整的解剖和电路提取服务,最欠缺的是对电路的深入分析,这就需要设计者来完成相关工作。

逆向设计流程
腐蚀
-塑料封装外壳的腐蚀,可看到第一层金属层
     一般采用98%的硫酸加热蒸煮 ,根据不同塑封料可能会用到浓硝酸。
-金属铝层的腐蚀,可看到多晶和有源区
     采用热磷酸
-有多层金属时,去除一层金属后需要用氢氟酸去二氧化硅
-去多晶硅,染色看显现 P阱和N阱
-其它细节处理,纵向结构解剖(SEM扫描电镜/TEM透射电镜或掺杂浓度曲线测试,一般需要IC解剖不作,都是标准工艺,分立器件一般需要做)

照相拼图
-每腐蚀一层,分区域照相
-每一层金属拼合图,每一层多晶拼合图,有源区拼合图
-利用chiplogic软件或其它逆向公司提供的软件组件把拼合图处理成软件可识别的图像文件
-图片均是按比例处理,可用软件直接测试MOS长宽比及最小线宽等
-处理后的图片组在软件中可同时看到多层图像,这是手工提图难以做到的
-一般的带CCD显微镜是不能用来芯片照相拼图 ,需要专门显微镜设备

标注分块
-标注各引脚功能
-从芯片引脚出发,把芯片各功能区在全版图上大致区分出来
-一般最先标注电源和地线,能提高后面分析效率

提取、整理电路
-数字电路需要归并同类图形,例如与非门、或非门、触发器等,同样的图形不要分析多次
-提出的电路用电路绘制软件绘出(ViewWork、Laker、Cadence等),按照易于理解的电路布置,使其他人员也能看出你提取电路的功能
-提取电路的速度完全由提图人员经验水平确定
-Chiplogic软件是按照版图的位置把各组件连接起来,如果不整理电路是看不出各模块的连接及功能的,所以完全靠软件是不能完成电路功能块划分和分析

分析电路
-提取出的电路整理成电路图,并输入几何参数(MOS为宽长比)
-通过你的分析,电路功能明确,电路连接无误

仿真验证,电路调整
-对电路进行功能仿真验证
-模拟电路一般采用Hspice、Cadence等工具,小规模数字电路采用Cadence,Hsim等工具
-根据新的工艺调整电路
-调整后进行验证

版图绘制验证及后仿真
-根据新的工艺文件绘制版图
-版图DRC、LVS,寄生参数提取(Dracula,Assura,Calibre等工具)
-提取的网表作仿真验证,并与前仿结果对比
-版图导出GDS文件,Tape out

IC后端设计流程

IC后端设计工艺流程
   IC逆向设计资源

      完成整个逆向设计流程需要的软件资源见下表,TOMEDA提供完整的芯片版图数据,提取的电路,提取的版图文件,FAB工艺库文件,供初学者完成整个设计流程。

软件资源

功能简单描述

备注

ChiplogicWindows XP虚拟机

包括电路提取、电路整理、版图提取、版图整理等所有组件,包括一个混合电路芯片版图数据文件供学习。

 

Cadence5141/6171

包括版图及验证环境,混合电路模拟环境等系列设计工具

 

mmsim、assura、calibre

还可提供10万门左右大规模数字模拟混合电路仿真

 

Hspice、hsim、rfde

供高精度模拟电路仿真

synopsys

系列设计工具

Laker

电路版图设计工具
 

Tanner

电路到版图全流程设计等

全部根据客户需要定制

 


     以上所涉及IC工具根据你的设计流程可完全定制,若有不太清楚的事项,请咨询TOMEDA。


 
©2009,Copyright By TOMEDA IC Design & Services. EDA软件及IC设计服务 沪ICP备09034103号